OpenAIの自社チップJalapeño、LLM設計の実態と判明した事実

AIモデルの開発企業であるOpenAIが、初となる自社製推論チップ「Jalapeño（ハラペーニョ）」を公開しました。注目されているのは、自社LLMを活用して設計期間を大幅に短縮させた手法です。公開された情報をもとに、LLMが半導体開発で何を変え、どこに限界があったのかを客観的に整理します。

初公開されたJalapeñoの基本仕様と性能値

OpenAIが2026年8月25日に発表した「Jalapeño」は、同社の大規模言語モデルの推論処理に特化したAIアクセラレーターです。ハードウェア構成としては、演算を受け持つコンピュートダイに加えて、6スタックのHBM4（第4世代高帯域メモリ）とI/Oチプレットが組み合わされています。4ビット演算において最大13.4ペタフロップス（PFLOPS）の計算性能を発揮し、232ギガバイト（GB）のメモリ空間へ毎秒15.4テラバイト（TB/s）というかなり広い帯域でアクセスできます。

OpenAIが引用したSemiAnalysisのベンチマーク「InferenceX」の結果によると、現在同社が基盤として依存しているNvidiaのGB300と比較して、プロンプトの入力から最後のトークンが出力されるまでのエンドツーエンド遅延を最大3.6倍削減し、さらに消費電力も抑えられるとされています。ただし、これらの数値は特定の評価環境における結果であり、今後OpenAIの推論フリートへ本格配備された際に実環境でどれほどの優位性を保てるかは、現時点では未検証の段階にとどまります。

20ヶ月で実シリコンに至った異例の開発ペース

半導体の新規開発は、通常であれば数百人規模の専門エンジニアが集まり、複数年単位の歳月をかけて進められるのが一般的です。しかしJalapeñoのプロジェクトでは、最初のアーキテクチャ構想からファーストシリコン（製造工場から出荷された最初の試作チップ）の完成まで、20ヶ月未満という異例の速さで到達しました。

特に顕著な短縮が見られたのが、論理設計の段階です。回路の動作を記述するコードである「RTL（レジスタ転送レベルコード）」の初回作成から、設計完了データを製造工場へ引き渡す「テープアウト」までの期間は、わずか9ヶ月でした。米国の技術メディアIEEE Spectrumが報じた内容によると、カリフォルニア大学サンディエゴ校のアンドリュー・カーン教授はこの開発スケジュールについて、現時点で業界最高水準のスピードであると評価しています。

約100人の社内チームとBroadcomの明確な役割分担

開発スピードの速さとともに注目されたのが、プロジェクトに関わった人数の少なさです。OpenAIのハードウェア担当バイスプレジデントであるリチャード・ホー氏によると、Jalapeñoの設計チームは期間を通じて平均100人未満で推移し、第2世代や第3世代の設計を進める現在もおよそ100人の体制を保っています。この人数にはシステム設計だけでなく、ソフトウェア開発やサプライチェーンの管理担当者まで含まれています。

ただし、この成果はOpenAI単独で成し遂げられたわけではありません。大手半導体ベンダーであるBroadcom（ブロードコム）との強固なパートナーシップが不可欠な役割を果たしました。両社の分担は、設計と実装の間で明確に切り分けられています。OpenAIが推論アクセラレータ、メモリ階層、ネットワーキングなどの「エンドツーエンドのシステム設計」を担当したのに対し、Broadcomは論理ゲートから先の「物理設計」を担当しました。

半導体設計スタートアップVerkor.ioの共同創業者デイビッド・チン氏は、OpenAIが公表したスケジュールは十分に信頼できるとしながらも、Broadcomの支援なしにゼロから立ち上げた場合は達成不可能であったと指摘しています。自社のLLMだけで完結した開発ではなく、実績あるパートナーの物理設計ノウハウが組み合わさった結果です。

なぜLLMが活用できたのか、高位合成ツールXLSの介在

半導体設計における自動化ツール自体は、何十年も前から業界で広く使われてきました。メリーランド大学で半導体イニシアチブのディレクターを務めるアンクル・スリバスタバ教授は、従来の自動化ツールとLLMの決定的な違いとして「言語とコードを理解する能力」を挙げています。回路設計の中でも、自然言語による仕様記述やプログラミング言語に近い形式を扱う領域において、LLMはかなり高い適性を示します。

OpenAIはこの強みを最大限に活かすため、Googleが立ち上げたオープンソースの高位合成ツールチェーン「Accelerated Hardware Synthesis (XLS)」を中心としたフロントエンドワークフローを構築しました。高位合成（HLS）とは、C++などのソフトウェア向け言語で書かれたコードから、Verilogのようなハードウェア記述言語を自動生成する技術です。XLSを用いることで、設計者はRustに着想を得た言語「DSLX」やC++を用いて開発を進めることができます。

OpenAIの技術スタッフであり、Google時代にXLSの立ち上げを担当したクリス・リアリー氏は、AIモデルがソフトウェア的なコードの処理を得意としている点に着目し、ソフトウェアに近い記述ができるXLSを採用したと述べています。ハードウェア固有の記述言語を直接書かせるのではなく、LLMが得意とするコード形式を仲介させたことが、日々の試行回数を劇的に引き上げる要因となりました。

初期チップ受領後のソフトウェア最適化も約40時間で完了

LLMの支援は、ハードウェアの論理設計にとどまりませんでした。製造工場から届いた試作チップの性能を引き出すソフトウェアの最適化作業においても、大きな時間短縮が記録されています。

2026年5月にファーストシリコンがファウンドリから届いた際、チームは社内AIモデルを活用してベンチマーク実行用ソフトウェアの最適化に取り組みました。DeepSeekのMLA（Multi-head Latent Attention: 注意機構の計算処理）カーネルのベンチマークにおいて、当初の性能は計算能力とメモリ帯域から算出される理論上の上限値に対して、わずか0.31%にとどまっていました。しかし、AIを用いたコード最適化を進めた結果、約40時間という短時間で理論上限の88.94%にまで性能を引き上げることに成功しました。

リチャード・ホー氏はこの最適化プロセスについて高い再現性があると説明しており、試作チップの到着から量産開始までの期間を短縮できる見通しを示しています。なお、Jalapeñoはデータセンターにおいて、2,048基のチップを束ねたポッド単位で配備される計画となっています。

開発を支えたAIモデルと非公開ツールの実態

Jalapeñoの設計現場で使われていたAIモデルは、単一のものではありませんでした。プロジェクトの進行に合わせて、利用可能なモデルも進化を遂げています。

2024年10月のプロジェクト開始当初は、一般公開に先駆けてチームへ提供されていた「o3」などの推論モデルが使われていました。そして開発の終盤には、2026年9月に公開された最新モデル「GPT-6 Astra」の前身となるモデルが実戦投入されました。クリス・リアリー氏によると、この最新世代のモデルはXLSによる言語変換を挟まずにハードウェア記述言語であるVerilogを直接扱える能力を持ち、プロプライエタリな設計ツールの自律操作にも近づいていると説明されています。

また、一般向けには提供されていない、半導体設計向けにファインチューニングされた非公開の社内LLMも併用されていました。OpenAIのハードウェア部門は社内の研究チームと密接に連携しており、Jalapeñoの開発を通じて得られた知見は、Astraをはじめとする今後の商用モデルへ段階的に還元されていく方針です。

物理設計に残る課題と完全自動化への現実的な見解

今回のプロジェクトにおいて、OpenAIが主に担当したのは設計の初期段階である「フロントエンド」でした。配線の接続やクロック信号、電力供給の検証といった「バックエンド（物理設計）」の大部分はBroadcomに委ねられました。

ただし、バックエンドの作業でもAIが完全に排除されていたわけではありません。OpenAIの物理設計エンジニアはBroadcomの担当者と連携し、チップ内のフロアプランや配線指針にAIの解析結果を反映させました。2026年の半導体カンファレンス「IEEE Hot Chips」における発表では、AI誘導による物理設計の最適化によって、人間が最適化した基準値と比較して行列積ユニットの面積を10%削減できたと報告されています。限られたシリコン面積の中に、より多くの演算回路を高密度に配置できたことを意味します。

一方で、OpenAIの首脳陣は半導体設計の「完全自動化」という見方を明確に否定しています。リチャード・ホー氏は「誰もがCodexのようなツールだけで最先端のフロンティアアクセラレーターを作れるようになるわけではない」と述べており、高度な専門家が試行をコントロールし、最終的な判断を下す体制があってこそ成立した成果であることを強調しています。

Jalapeñoの開発体制と技術スタックの整理

Jalapeñoの開発において、AIモデルと各組織がどのフェーズでどのように関与していたのか、判明している事実を整理します。

Jalapeñoの設計手法に関する疑問と客観的な判断材料

今後の半導体開発で確認しておくべき観点

OpenAIはすでに第2世代および第3世代となるチップの設計を進めており、波形の自動解析によるクロック信号の不具合検出や、検証工程全般へのAI適用拡大を図っています。また、Jalapeñoの開発で得られた知見はGPT-6 Astraなどの商用モデルにも反映されつつあります。

今回の事例は、AIがソフトウェア開発だけでなく、ハードウェアの設計サイクルをも大幅に短縮できる実用段階に入ったことを示しました。ただし、その前提には強固な製造パートナーシップと高度な専門家チームの存在があります。今後の動向を見極める上では、OpenAIの大規模インフラにおける実運用データがどのように推移するか、そして高位合成とLLMを組み合わせた開発アプローチが半導体業界全体にどう定着していくかが、注目すべき確認ポイントとなります。